پروژه درس VLSI

بدون دیدگاه
پروژه درس VLSI

پروژه درس VLSI در مقاله با عنوان:
 Reduction of short circuit current in static CMOS inverters using novel smart delay generator circuits 
یکی از مزیت های وارونگر های CMOS توان مصرفی استاتیکی صفر آن است .هر چند این وارونگرها توان مصرفی دینامیکی و توان مصرفی جریان اتصال کوتاه را تحمل می کنند. در واقع توان مصرفی دینامیکی نتیجه شارژ و دشارژ شدن خازن خروجی است و در این مرحله که توان مصرفی جریان اتصال کوتاه اتفاق می افتد، یعنی در زمانی که وارونگر از ۱ منطقی به ۰ منطقی تغییر وضعیت می دهد (البته عکس این حالت نیز صادق است) مسیری بین  و  برقرار می شود این درست در زمان تغییر سوئیچ وارونگر است. مشکل جریان اتصال کوتاه به میزان توان مصرفی مربوط نمی شود ، بلکه به سهم نویزی که در منبع ایجاد کرده است مربوط می شود.
در این مقاله دو روش جدید و متفاوت برای کاهش جریان اتصال کوتاه آورده شده است ، که جریان اتصال کوتاه را بیش از ۵۰% کاهش خواهد داد.
در ضمن تمامی فایل های شبیه سازی Hspice نیز در این فایل قرار دارد.

مشخصات

دانـــــلود

  • 29 views

برچسب ها

مطالب پیشنهادی ما

دیدگاه های شما

پاسخ دهید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *

دسته‌ها